RVOPcode
首页/指令库/VFDIV-VV
VFDIV.VV

RISC-V VFDIV.VV 指令详解

指令手册V-type

VFDIV.VV 是 RVV 单宽浮点除法指令，语法为 vfdiv.vv vd, vs2, vs1, vm；每个活动元素计算 vd[i] = vs2[i] / vs1[i]。

指令语法

vfdiv.vv vd, vs2, vs1[, v0.t]
操作数说明
vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。
vs1 是同 SEW 向量除数，vs2 是被除数；同名源必须读取相同初值。计算 vs2[i]/vs1[i]。
要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。
masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。
按动态 frm 舍入浮点商。动画固定 RNE，只展示有限结果及非零除数路径；合法零除、NaN、无穷、溢出和 fflags 不在模型展开。
V向量运算浮点
相关检索词
VFDIV.VV 指令RISC-V VFDIV.VVvfdiv.vv 语法vfdiv.vv 编码RVV 浮点除法vfdiv.vv 掩码执行vfdiv.vv frm 舍入

指令行为说明

VFDIV.VV 对 vl 范围内的活动元素执行同 lane 浮点除法。第二源来自 vs1[i]，不是标量寄存器；vm=0 时 v0.t 控制哪些元素执行，vm=1 时不使用执行掩码。舍入模式、NaN、无穷、除零和异常标志遵循官方 RVV 浮点规则；定点 vxrm 不控制这条指令。

VFDIV.VV 指令解析与执行动画

从 OP-V 编码解码到逐元素浮点除法：第二源来自 same-lane vs1。

输入的指令
vfdiv.vv
执行环境
LMULm1本动画固定的寄存器组倍数
VLEN4096固定向量寄存器长度（bits）
VLMAX128m1 下的最大元素数
vstart0本动画不展示 prestart 元素
frmRNE固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vmata, ma尾部/非活动元素策略
opcode1010111OP-V 主操作码
编码字段
0x80861257
31..26
25
24..20
19..15
14..12
11..7
6..0
100000
funct6
0
vm
01000
vs2
01100
vs1
001
funct3
00100
vd
1010111
OP-V
执行数据路径

lane 0: 1 / 0.5 -> 2

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15
读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
1 / 0.5
2
i=1活动
1.5 / 1
1.5
i=2跳过
v0.t=0，不执行
--
i=3活动
2.5 / 2
1.25
i=4活动
-3 / 2.5
-1.2000000476837158
i=5活动
3.5 / 3
1.1666666269302368
i=6跳过
v0.t=0，不执行
--
i=7活动
4.5 / 4
1.125
SEW=32 / binary32 有限教学模型先表示输入，再以 RNE 舍入除法结果；VF 标量按 FLEN=64 读取，SEW=32 时假定有效 NaN-boxed。只展示有限结果及非零除数路径；溢出、NaN、无穷、零除和 fflags 不在此模型展开。这些浮点条件不等于非法编码；真实指令使用动态 frm 和官方异常规则。

教学环境固定 VLEN=4096、LMUL=m1、vstart=0、VS/FS 已启用、所选 SEW 受支持。输入浮点数先表示为相应 binary32/64。VL=0 时不更新任何目标元素；同宽源/目标可重叠。非活动及尾元素遵循 ma/ta，不显示确定数值。

快速理解与检索要点

VFDIV.VV 用同 lane 的 vs2[i] 和 vs1[i] 做浮点除法，结果写入 vd[i]；它是普通除法，不是倒数估算或整数除法。

OP-V 编码中 funct6=100000、funct3=001 选择 vector-vector 浮点除法。
语义是 vd[i] = vs2[i] / vs1[i]，只对 vl 范围内的活动元素执行。
vm=0 使用 v0.t 作为执行掩码；vm=1 表示不使用执行掩码。
舍入、NaN、无穷、除零和 fflags 遵循官方 RVV 浮点规则，vxrm 不参与。
普通 masked vector 指令的目标向量寄存器组不能与 v0 掩码源重叠；动画在 vm=0 且 vd=v0 时会报错。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — V Standard Extension for Vector Operations

向量执行上下文

vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。

vs1 是同 SEW 向量除数，vs2 是被除数；同名源必须读取相同初值。计算 vs2[i]/vs1[i]。

要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。

活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。

masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。

按动态 frm 舍入浮点商。动画固定 RNE，只展示有限结果及非零除数路径；合法零除、NaN、无穷、溢出和 fflags 不在模型展开。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

逐元素浮点除法

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[1,2,-3,4.5], v3=[0.5,-1,3,1.5] → v1=[2,-2,-1,3]。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

向量归一化

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[1,2,-3,4.5], v3=[0.5,-1,3,1.5] → v1=[2,-2,-1,3]。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

数值计算

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[1,2,-3,4.5], v3=[0.5,-1,3,1.5] → v1=[2,-2,-1,3]。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

使用前检查清单

语法检查
  • vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。
  • vs1 是同 SEW 向量除数，vs2 是被除数；同名源必须读取相同初值。计算 vs2[i]/vs1[i]。
语义检查
  • 要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
  • 活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。
  • masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。
  • 按动态 frm 舍入浮点商。动画固定 RNE，只展示有限结果及非零除数路径；合法零除、NaN、无穷、溢出和 fflags 不在模型展开。

容易混淆 / 常见误区

操作数顺序是 vs2[i] / vs1[i]；不要把 vs1 和 vs2 对调。
浮点除零、0/0、NaN 和符号结果按官方浮点规则处理，不等同于整数除法。
vm=0 时只有 v0.t 选中的活动元素执行；vm=1 时不使用执行掩码。被掩码关闭的元素不产生除法结果。
当 vm=0 使用 v0.t 作为执行掩码时，普通目标向量寄存器组不能与 v0 掩码寄存器重叠。

常见问题

VFDIV.VV 的 vm 操作数控制什么？

vm=0 时只执行 v0.t 为 1 的活动元素；vm=1 表示不使用执行掩码。本页公式是 vd[i] = vs2[i] / vs1[i]。

这些向量浮点指令使用 vxrm 吗？

不使用。普通 RVV 浮点运算使用浮点舍入模式 frm 并设置浮点异常标志；vxrm 用于定点舍入指令。

VFDIV.VV 如何处理 NaN、无穷和除零或无效输入？

除零、0/0、NaN 操作数和无穷输入都属于浮点规则范围。结果、舍入和 fflags 按官方 RVV 浮点规则处理，本页不把它简化为整数式固定结果。