RISC-V VFWMACCBF16.VV 指令详解

指令手册R-type

BF16 向量拓宽融合乘加：BF16 源相乘，累加到 FP32 vd。

指令语法

vfwmaccbf16.vv vd, vs1, vs2, vm

操作数说明

目标寄存器 rd：存放运算结果的通用寄存器。

源寄存器 rs1：第一个操作数寄存器。

源寄存器 rs2：第二个操作数寄存器。

Zvfbfwma向量运算

指令行为说明

VFWMACCBF16.VV 执行 BF16 加宽融合乘累加：vs1 和 vs2 的 16 位 BF16 元素相乘，未舍入乘积加到 vd 中对应的 32 位 FP32 累加值，按 frm 舍入后写回 vd。典型用于 DNN 矩阵乘累加。属于 Zvfbfwma；该扩展依赖 Zfbfmin 和 Zvfbfmin。

快速理解与检索要点

VFWMACCBF16.VV 属于 RISC-V BF16 扩展；BF16 是 1 位符号、8 位指数、7 位 fraction 的 16 位浮点格式。

拓宽乘加把 BF16 源视为 BF16，累加值和结果为 FP32。

BF16 标量结果/输入遵守 RISC-V NaN-boxing 规则。

RISC-V 非特权 ISA 手册：BF16 扩展 RISC-V 非特权 ISA 手册：V 标准向量扩展

常见使用场景

向量运算

结合 «vfwmaccbf16.vv v4, v8, v12 # v4[fp32] += bf16(v8) * bf16(v12)» 等实际代码理解该场景。

机器学习

结合 «vfwmaccbf16.vv v4, v8, v12 # v4[fp32] += bf16(v8) * bf16(v12)» 等实际代码理解该场景。

使用前检查清单

语法检查

确认当前指令格式为 R-type。
确认操作数排列顺序与示例一致。

语义检查

确认目标寄存器用途和调用约定兼容。
确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

SEW 必须为 16；其他 SEW 编码保留。

vs1/vs2 为 16 位 BF16，vd 为 32 位 FP32 累加/结果。

需要 Zvfbfwma；该扩展依赖 Zfbfmin 和 Zvfbfmin。

vd 是 FP32 累加输入也是输出；BF16 乘积未舍入后加到 FP32 累加值，再按 frm 舍入。

常见问题

VFWMACCBF16.VV 是否提供 BF16 加减乘除？

不。Zfbfmin/Zvfbfmin 主要提供 BF16 与 FP32 转换；Zvfbfwma 提供拓宽乘加。

VFWMACCBF16.VV 的 SEW 限制是什么？

向量 BF16 指令要求 SEW=16。