先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。
VMADC.VX
RISC-V VMADC.VX 指令详解
指令手册OPIVX计算逐元素加法进位，并把布尔结果写入目标掩码 vd。
指令语法
vmadc.vx vd, vs2, rs1
操作数说明
vd：掩码目标寄存器，每个 body 元素产生一位 carry-out 结果。
vs2 与 x[rs1]：XLEN 大于 SEW 时取标量低 SEW 位；XLEN 小于 SEW 时符号扩展到 SEW。
vm：固定 vm=1；不读取 v0 carry-in，且 vm 不是语法操作数。
V向量整数运算进位/借位
指令行为说明
VMADC.VX 是 RISC-V V 扩展的向量-标量加法进位输出指令。它不写整数和，而是把 vs2[i] + x[rs1] 的每个元素进位输出写成目标掩码位。若 XLEN 大于 SEW，标量取低 SEW 位；若 XLEN 小于 SEW，标量符号扩展到 SEW。不带 m 后缀的形式没有进位输入，且没有普通执行掩码操作数。目标寄存器是掩码寄存器，不能理解为普通 SEW 宽整数结果。
VMADC.VX 指令解析与执行动画
从 OP-V 编码字段开始，展示无 m 的 VMADC 形式如何以 vm=1 处理所有 body 元素，不读取 carry-in，并把逐元素 carry-out 写入目标掩码位。
输入的指令
vmadc.vx
vm
1
固定未掩码编码，不是语法操作数教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。VMADC.VX 固定 vm=1，不读取 v0；每个 body 元素产生一个目标 mask bit。
OP-V encodingvmadc.vx
funct6
010001
vm
1
vs2
01000
rs1
01011
funct3
100
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0xffff
0x010b
0x011c
0xfffc
0x013e
0x014f
0xfffe
0x0171
+
+
+
+
+
+
+
+
x11
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
active
1
1
1
1
1
1
1
1
v4.mask
...
...
...
...
...
...
...
...
当前步骤
显示 OP-V 32 位编码字段
vmadc.vx 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 rs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数进位输出生成、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VMADC.VX 固定 vm=1，对每个 body 元素从 vs2[i] + x[rs1] 生成进位掩码；它不读取 v0。
目标 vd 保存一位掩码结果，每个元素一位。
该无 m 形式固定 vm=1，不读取 v0，也不接受普通执行掩码操作数。
与 VADC 的带进位形式配合可实现多字精度加法。
向量执行上下文
阅读 VMADC.VX 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vx：一个向量源和一个整数标量源参与运算。
再看 vtype
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
最后看 vm/v0
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
常见使用场景
多精度加法
结合 «vmadc.vx v1, v2, a1» 等实际代码理解该场景。
大整数运算
结合 «vmadc.vx v1, v2, a1» 等实际代码理解该场景。
进位传递
结合 «vmadc.vx v1, v2, a1» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 OPIVX。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
不带 m 后缀的形式无进位入；带进位入使用vmadc.vxm(vm=0)
进位是单掩码位，非完整数据值
常见问题
VMADC.VX 会写出加法结果吗？
不会。它只写进位输出的掩码位；加法的 SEW 宽结果由 VADC 等数据指令产生。