RVOPcode
首页/指令库/VNMSAC-VX
VNMSAC.VX

RISC-V VNMSAC.VX 指令详解

指令手册OPMVX

VNMSAC.VX 从旧 vd 被减数中减去 GPR 标量与各 vs2 元素乘积的低 SEW 位，并将结果写回 vd。

指令语法

vnmsac.vx vd, rs1, vs2, vm
操作数说明
vd：目标向量寄存器组。
vs2/vs1 或标量源：按指令后缀 .vv/.vx/.vi/.vf 决定来源。
vm：若语法包含 vm，vm=0 使用 v0 作为执行掩码，vm=1 为未掩码。
V向量整数运算乘加
相关检索词
VNMSAC.VX 指令vnmsac.vx 语法vnmsac.vx 编码RVV 向量标量乘减VNMSAC 旧 vdOPMVX 编码

指令行为说明

VNMSAC.VX 对活动元素计算 vd[i] - (x[rs1] * vs2[i])，低 SEW 位写回 vd。

VNMSAC.VX 指令解析与执行动画

从 OP-V 编码字段开始，展示 VNMSAC 如何读取旧 vd 被减数，从中减去两个 SEW 源的乘积低半，并写回 SEW 宽结果。

输入的指令
vnmsac.vx

教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理，不在结果行中伪造确定值；VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行，v0 位仅作 carry/borrow-in。

OP-V encodingvnmsac.vx
funct6
101111
vm
0
vs2
01000
rs1
01011
funct3
110
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
old v4
0xffdf
0x0131
0x0162
0x0193
0xffcb
0x01f5
0x0226
0x0257
v8
0x00fa
0x010b
0x011c
0x012d
0x013e
0x014f
0x0160
0x0171
oldvd-low*
oldvd-low*
oldvd-low*
oldvd-low*
oldvd-low*
oldvd-low*
oldvd-low*
oldvd-low*
x11
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤

显示 OP-V 32 位编码字段

vnmsac.vx 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 rs1 字段放在同一条编码带中。

动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数覆盖被减数的整数乘减、旧 vd 被减数和 vd 写回；不模拟流水线、缓存或执行时延。

快速理解与检索要点

VNMSAC.VX 是破坏性整数乘减指令：旧 vd 是被减数，逐 lane 减去按 XLEN/SEW 规则取得的 x[rs1] 与 vs2 乘积低 SEW 位，再按 SEW 宽度回绕写回。

官方操作数顺序是 vd、乘数源、vs2、vm；不要把 vs1/rs1 与 vs2 位置写反。
OPMVX 编码使用 funct6=101111、funct3=110 和 OP-V opcode=1010111。
当 XLEN>SEW 时使用 x[rs1] 的低 SEW 位；当 XLEN<SEW 时把 x[rs1] 符号扩展到 SEW。
结果按 SEW 宽度截断，不产生整数溢出异常。
vm=0 使用 v0 执行掩码；vm=1 为不掩码执行。只有从 vstart 到 vl-1 的活动元素写回，prestart 保持不变，inactive/tail 按 vtype 策略处理。
RISC-V Unprivileged ISA Manual：31.11.13 向量单宽整数乘加指令

向量执行上下文

阅读 VNMSAC.VX 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vx：一个向量源和一个整数标量源参与运算。

先看 vl

当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。

再看 vtype

当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。

最后看 vm/v0

带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。

官方来源：RISC-V V Standard Extension for Vector Operations

常见使用场景

向量标量整数乘积累减

结合 «vnmsac.vx v8, x5, v12, v0.t» 等实际代码理解该场景。

SEW 宽破坏性乘减

结合 «vnmsac.vx v8, x5, v12, v0.t» 等实际代码理解该场景。

使用前检查清单

语法检查
  • 确认当前指令格式为 OPMVX。
  • 确认操作数排列顺序与示例一致。
语义检查
  • 确认目标寄存器用途和调用约定兼容。
  • 确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

vnmsac 表示从旧 vd 被减数中减去乘积的低 SEW 位。
旧 vd 是被覆盖的被减数；vnmsub 则覆盖作为乘法输入的旧 vd。
结果取低 SEW 位，不产生整数溢出异常。

常见问题

VNMSAC.VX 的 vd 是普通只写目标吗？

不是。VNMSAC.VX 是破坏性形式，旧 vd 专门作为被减数参与计算，随后被结果覆盖。