VSMUL.VV 和 VMUL/VMULH 有什么区别？
VMUL/VMULH 是普通整数乘法低半或高半选择；VSMUL 是有符号定点分数乘法，按 SEW-1 位缩放、使用 vxrm 舍入，并可设置 vxsat。
VSMUL.VV
RISC-V VSMUL.VV 指令详解
指令手册OPIVVVSMUL.VV 是 RVV 有符号定点分数乘法指令，使用 vxrm 舍入并在饱和时设置 vxsat。
指令语法
vsmul.vv vd, vs2, vs1, vm
操作数说明
V 1.0；要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用；v0.t为vm=0，省略为vm=1。正常完成后vstart=0。
源/目标EEW=SEW、EMUL=LMUL；同宽组可重叠，masked vd及SEW源不能使用v0。inactive/tail按vma/vta保留或全1；VL=0不更新vd或vxsat。
有符号乘积右移SEW-1并按vxrm舍入，再饱和到SEW；饱和置vxsat，否则不清除先前置位。
V向量运算定点运算
指令行为说明
VSMUL.VV 读取活动 vs2 元素和同 lane vs1 元素，计算 2*SEW 有符号乘积，对右移 SEW-1 位的缩放结果按 vxrm 舍入，再饱和到有符号 SEW 范围写回 vd；任一活动元素饱和会设置 sticky vxsat。
VSMUL.VV 指令解析与执行动画
从 OP-V 编码字段开始，展示 VSMUL 如何按有符号分数乘法生成 2*SEW 乘积，用 vxrm 对右移 SEW-1 位的结果舍入，饱和后写回 vd，并在饱和时设置 vxsat。
输入的指令
vsmul.vv
教学环境：V 1.0、向量状态已启用、合法受支持 vtype/SEW；固定 LMUL=m1、VLEN=4096、vstart=0，VLMAX=4096/16。同宽源/目标可重叠，同名源须具有相同元素；v0.t 时 vd/vs2/vs1 不可使用 v0。输入非负 SEW 位模式，乘法按有符号解释；.vx 在 XLEN>SEW 时取低位、XLEN<SEW 时符号扩展，x0 提供0。仅显示 body；inactive/tail 按 vma/vta 保留或全1，不显示确定值。VL=0 不更新目标或 vxsat；正常完成后 vstart=0。步骤是教学分解，不是处理器周期。
执行环境
教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。固定 VLEN=4096，VLMAX=4096/16=256，只演示支持所选 SEW 的实现；同名向量源必须具有相同元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理，不在结果行中伪造确定值；VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行，v0 位仅作 carry/borrow-in。
OP-V encodingvsmul.vv
funct6
100111
vm
0
vs2
01000
vs1
01100
funct3
000
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0x8000
0x6000
0x4000
0x9000
0x2000
0x1000
0x8000
0x6000
frac*
frac*
frac*
frac*
frac*
frac*
frac*
frac*
v12
0x8000
0x6000
0x4000
0x2000
0x8000
0x3000
0x8000
0x6000
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
lane 饱和
1
0
0
0
0
0
1
0
vxsat[0] 是单个 sticky CSR 位：先前值 0，本条活动 lane出现饱和，写回后为 1。上方 lane 饱和行仅显示每个 lane 是否触发这次置位条件。
当前步骤
显示 OP-V 32 位编码字段
vsmul.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数有符号分数饱和乘法、vxrm 定点舍入和 vd 写回；本示例会设置 sticky vxsat；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VSMUL.VV 把两个有符号 SEW 定点分数相乘，结果相当于对 2*SEW 乘积做 SEW-1 位缩放、vxrm 舍入和有符号饱和；它更接近 Q 格式分数乘法，不是普通整数乘法。
32 位 OP-V：opcode=1010111、funct6=100111、funct3=000（OPIVV）。
活动元素：vd[i]=clip(roundoff_signed(vs2[i]*vs1[i], SEW-1))；rnu/rne/rdn/rod 由 vxrm 选择。
SEW=8 时 -128×-128 经右移7位得到128，饱和为127并置 vxsat=1；不饱和不清除先前 vxsat。
活动范围为 vstart≤i<vl 且掩码启用。v0.t 为 vm=0，省略为 vm=1；masked vd 和 SEW 数据源不可使用 v0。
源/目标 EEW=SEW、EMUL=LMUL；组起点须对齐，同宽组允许重叠。prestart 不变，inactive/tail 按 vma/vta 保留或全1；vstart≥vl（含 VL=0）不更新目标或 vxsat。正常完成后 vstart=0。
V 1.0；要求向量状态已启用、vill=0及受支持的 vtype/SEW/LMUL；虚拟化 V=1 时还要求 vsstatus.VS 非 Off。
向量执行上下文
V 1.0；要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用；v0.t为vm=0，省略为vm=1。正常完成后vstart=0。
源/目标EEW=SEW、EMUL=LMUL；同宽组可重叠，masked vd及SEW源不能使用v0。inactive/tail按vma/vta保留或全1；VL=0不更新vd或vxsat。
有符号乘积右移SEW-1并按vxrm舍入，再饱和到SEW；饱和置vxsat，否则不清除先前置位。
常见使用场景
有符号定点分数相乘
结合 «vsmul.vv v4, v8, v12, v0.t # signed fractional multiply, vxrm rounding, vxsat on saturation» 等实际代码理解该场景。
需要 vxrm 舍入的向量缩放
结合 «vsmul.vv v4, v8, v12, v0.t # signed fractional multiply, vxrm rounding, vxsat on saturation» 等实际代码理解该场景。
通过 vxsat 检测饱和
结合 «vsmul.vv v4, v8, v12, v0.t # signed fractional multiply, vxrm rounding, vxsat on saturation» 等实际代码理解该场景。
使用前检查清单
语法检查
- V 1.0；要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用；v0.t为vm=0，省略为vm=1。正常完成后vstart=0。
- 源/目标EEW=SEW、EMUL=LMUL；同宽组可重叠，masked vd及SEW源不能使用v0。inactive/tail按vma/vta保留或全1；VL=0不更新vd或vxsat。
语义检查
- 有符号乘积右移SEW-1并按vxrm舍入，再饱和到SEW；饱和置vxsat，否则不清除先前置位。
容易混淆 / 常见误区
VSMUL 是有符号分数乘法：乘积按 SEW-1 位缩放并使用 vxrm 舍入，不是 VMUL 的低半截断。
只有结果超出有符号 SEW 可表示范围时才饱和；饱和会设置 sticky vxsat。
vm/v0.t 只控制哪些 body 元素执行；被掩码关闭的元素不会参与本条指令的饱和判断。
常见问题
VSMUL 什么时候设置 vxsat？
任一活动元素的舍入结果超出有符号 SEW 范围时饱和并置 vxsat；否则保留原 vxsat。被掩码关闭的元素不能使其置位。