首页/指令库/VWSUBU.VV
VWSUBU.VV

RISC-V VWSUBU.VV 指令详解

指令手册V-type

VWSUBU.VV 执行无符号拓宽减法,把 SEW 源元素零扩展后写入 2*SEW 宽结果。

指令语法

vwsubu.vv vd, vs2, vs1, vm
操作数说明
vd 的 EEW=2*SEW、EMUL=2*LMUL≤8;vs2 为 SEW/LMUL 窄源,第二源是 SEW/LMUL 的 vs1。宽组按组大小对齐。
32位 OP-V:opcode=1010111, funct6=110010, funct3=010 (OPMVV);vm为bit25,vs2为bits24:20,vs1为bits19:15,vd为bits11:7。可选 v0.t 表示vm=0,省略为vm=1。
窄源零扩展到2*SEW,从vs2减第二源,保留低2*SEW位,不累加旧vd。同名同宽源必须具有相同初值。不饱和、不使用vxrm、不改变vxsat。
窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠,此时强制mask/tail-agnostic。masked vd不能含v0,v0不可同时提供mask与数据。prestart不变;inactive/tail按vma/vta保留旧值或允许全1,不保证清零。
RV32/RV64 V 1.0;要求向量状态启用、vill=0、支持所选SEW与2*SEW;SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启;vstart≥vl(含vl=0)不更新任何目标。实现可拒绝无法产生的非零vstart;正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0,步骤不是处理器周期。
V向量运算

扩展条件:RV32/RV64 V 1.0;要求向量状态已启用、vill=0、支持所选 SEW 与 2*SEW;SEW=64 需要额外128位整数元素支持。

指令行为说明

vwsubu.vv 是 RISC-V V 扩展向量-向量无符号拓宽减法指令。活动元素中,vs2 和 vs1 的 SEW 源值先零扩展到 2*SEW,再执行减法并写入 2*SEW 宽 vd。

VWSUBU.VV 指令解析与执行动画

从 OP-V 编码字段开始,展示 VWSUBU 如何先零扩展 SEW 源元素,再在 2*SEW 宽度上执行减法并写回 vd。

输入的指令
vwsubu.vv

教学环境:V 1.0、向量状态已启用、合法受支持 vtype;固定 LMUL=m1、VLEN=4096、vstart=0,VLMAX=4096/16。输入为非负位模式。要求支持 SEW 与 2*SEW;SEW=64 需额外128位整数元素支持,并非基础 V 的保证。vs2 为 16 位,第二源为 SEW 位;窄源零扩展后从 vs2 相减,结果保留低 32 位,不饱和、不使用 vxrm、不改变 vxsat。同名源须有相同初值。宽 vd 的 EMUL=2,须偶数起点;窄源仅可在目标组最高编号寄存器重叠,此时强制 mask- 与 tail-agnostic。标量先按 XLEN/SEW 转换:宽时取低位、窄时符号扩展,随后零扩展到 2*SEW;x0 提供0。v0.t 时 vd 和数据源不可含 v0。只显示 body;inactive/tail 按 vma/vta 处理,不显示确定值。VL=0 不更新任何目标;正常完成后 vstart=0。步骤是教学分解,不是处理器周期。

执行环境
OP-V encodingvwsubu.vv
funct6
110010
vm
0
vs2
01000
vs1
01100
funct3
010
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0x00fa
0x010b
0x011c
0x012d
0x013e
0x014f
0x0160
0x0171
w-
w-
w-
w-
w-
w-
w-
w-
v12
0x000d
0x0016
0x001f
0x0028
0x0031
0x003a
0x0043
0x004c
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤

显示 OP-V 32 位编码字段

vwsubu.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。

动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、2*SEW 拓宽整数无符号拓宽减法、mask 控制和 vd 写回;不模拟流水线、缓存或执行时延。

快速理解与检索要点

VWSUBU.VV 不是普通 SEW 回绕减法:它先零扩展两个源元素,再把减法结果保存在 2*SEW 宽目标元素中。

官方语法为 `vwsubu.vv vd, vs2, vs1, vm`;vm=1 表示未掩码,vm=0 时 v0.t 选择参与本条指令的活动元素。
32 位 OP-V:opcode=1010111,funct6=110010,funct3=010 (OPMVV);vm 为 bit25,vs2 为 bits24:20,vs1 为 bits19:15,vd 为 bits11:7。
无符号拓宽减法的两个源操作数在此 .vv/.vx 形式中都是 SEW 宽,先零扩展到 2*SEW 后再相减。
目标元素宽度是 2*SEW,目标寄存器组 EMUL 是源组的两倍;这不是读取旧 vd 的累加指令。
不发生不同 EEW 的源/目标重叠时,尾部元素和掩码关闭元素按当前 vtype 的 tail/mask policy 处理;若合法配置让 2*SEW 目标与 SEW 源重叠,则规范强制 mask- 与 tail-agnostic,助记符本身不表示固定清零。
结果按 2*SEW 环绕;vd 的 EMUL=2*LMUL≤8,宽组须按组大小对齐。活动元素满足 vstart≤i<vl 且掩码允许;prestart 不变,vstart≥vl(包括 vl=0)不更新任何目标元素。

向量执行上下文

vd 的 EEW=2*SEW、EMUL=2*LMUL≤8;vs2 为 SEW/LMUL 窄源,第二源是 SEW/LMUL 的 vs1。宽组按组大小对齐。

32位 OP-V:opcode=1010111, funct6=110010, funct3=010 (OPMVV);vm为bit25,vs2为bits24:20,vs1为bits19:15,vd为bits11:7。可选 v0.t 表示vm=0,省略为vm=1。

窄源零扩展到2*SEW,从vs2减第二源,保留低2*SEW位,不累加旧vd。同名同宽源必须具有相同初值。不饱和、不使用vxrm、不改变vxsat。

窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠,此时强制mask/tail-agnostic。masked vd不能含v0,v0不可同时提供mask与数据。prestart不变;inactive/tail按vma/vta保留旧值或允许全1,不保证清零。

RV32/RV64 V 1.0;要求向量状态启用、vill=0、支持所选SEW与2*SEW;SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启;vstart≥vl(含vl=0)不更新任何目标。实现可拒绝无法产生的非零vstart;正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0,步骤不是处理器周期。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

向量整数算术

示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0,源寄存器已初始化,v0.mask[0..3]=1111。vs2[0]=0, vs1[0]=1 → vd[0]=4294967295 (0xffffffff);其余活动元素按同一规则计算,tail保持旧值。正常完成后vstart=0。

拓宽运算

示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0,源寄存器已初始化,v0.mask[0..3]=1111。vs2[0]=0, vs1[0]=1 → vd[0]=4294967295 (0xffffffff);其余活动元素按同一规则计算,tail保持旧值。正常完成后vstart=0。

向量化循环

示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0,源寄存器已初始化,v0.mask[0..3]=1111。vs2[0]=0, vs1[0]=1 → vd[0]=4294967295 (0xffffffff);其余活动元素按同一规则计算,tail保持旧值。正常完成后vstart=0。

使用前检查清单

语法检查
  • vd 的 EEW=2*SEW、EMUL=2*LMUL≤8;vs2 为 SEW/LMUL 窄源,第二源是 SEW/LMUL 的 vs1。宽组按组大小对齐。
  • 32位 OP-V:opcode=1010111, funct6=110010, funct3=010 (OPMVV);vm为bit25,vs2为bits24:20,vs1为bits19:15,vd为bits11:7。可选 v0.t 表示vm=0,省略为vm=1。
语义检查
  • 窄源零扩展到2*SEW,从vs2减第二源,保留低2*SEW位,不累加旧vd。同名同宽源必须具有相同初值。不饱和、不使用vxrm、不改变vxsat。
  • 窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠,此时强制mask/tail-agnostic。masked vd不能含v0,v0不可同时提供mask与数据。prestart不变;inactive/tail按vma/vta保留旧值或允许全1,不保证清零。
  • RV32/RV64 V 1.0;要求向量状态启用、vill=0、支持所选SEW与2*SEW;SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启;vstart≥vl(含vl=0)不更新任何目标。实现可拒绝无法产生的非零vstart;正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0,步骤不是处理器周期。

容易混淆 / 常见误区

非 .w 形式会先拓宽两个 SEW 源操作数。
结果是 2*SEW 宽整数减法,不使用 vxrm,也不设置 vxsat。
目标寄存器组更宽,需满足 V 扩展EMUL 与重叠约束。

常见问题

VWSUBU.VV 和普通减法指令有什么不同?

VWSUBU.VV 把SEW 源元素零扩展后在 2*SEW 宽度中产生结果;普通单宽向量减法只写 SEW 宽结果。

VWSUBU.VV 会读取旧 vd 做累加吗?

不会。结果由当前源操作数计算后写入 vd;.wv/.wx 使用宽 vs2 源,也不表示累加旧 vd。