vwsubu.wx 的元素个数由什么决定？
body 元素满足 vstart≤i<vl；vm=0 时还需 v0.mask[i]=1 才是活动元素。SEW/LMUL 决定寄存器布局和 VLMAX；尾部策略不改变活动元素数量。
VWSUBU.WX
RISC-V VWSUBU.WX 指令详解
指令手册V-typeVWSUBU.WX 执行无符号拓宽减法。
指令语法
vwsubu.wx vd, vs2, rs1, vm
操作数说明
vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
32位 OP-V：opcode=1010111, funct6=110110, funct3=110 (OPMVX)；vm为bit25，vs2为bits24:20，rs1为bits19:15，vd为bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
窄源零扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不累加旧vd。rs1先在XLEN>SEW时取低位、XLEN<SEW时符号扩展到SEW，再零扩展到2*SEW；x0提供0。不饱和、不使用vxrm、不改变vxsat。
窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠，此时强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变；inactive/tail按vma/vta保留旧值或允许全1，不保证清零。
RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持所选SEW与2*SEW；SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启；vstart≥vl（含vl=0）不更新任何目标。实现可拒绝无法产生的非零vstart；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
V向量运算
扩展条件：RV32/RV64 V 1.0；要求向量状态已启用、vill=0、支持所选 SEW 与 2*SEW；SEW=64 需要额外128位整数元素支持。
指令行为说明
vwsubu.wx 是 V 扩展无符号拓宽减法指令。活动元素中，vs2 已按无符号 2*SEW 宽读取，x[rs1] 按 .vx 规则形成 SEW 值并零扩展到 2*SEW 后从 vs2 中减去，结果写入 2*SEW 宽 vd。
VWSUBU.WX 指令解析与执行动画
从 OP-V 编码字段开始，展示 VWSUBU 如何用 2*SEW 宽 vs2 减去零扩展的 SEW 第二源，并写回 2*SEW 宽 vd。
输入的指令
vwsubu.wx
教学环境：V 1.0、向量状态已启用、合法受支持 vtype；固定 LMUL=m1、VLEN=4096、vstart=0，VLMAX=4096/16。输入为非负位模式。要求支持 SEW 与 2*SEW；SEW=64 需额外128位整数元素支持，并非基础 V 的保证。vs2 为 32 位，第二源为 SEW 位；窄源零扩展后从 vs2 相减，结果保留低 32 位，不饱和、不使用 vxrm、不改变 vxsat。宽 vs2 的 EMUL=2，须偶数起点；同宽 vd/vs2 可重叠。宽 vd 的 EMUL=2，须偶数起点；窄源仅可在目标组最高编号寄存器重叠，此时强制 mask- 与 tail-agnostic。标量先按 XLEN/SEW 转换：宽时取低位、窄时符号扩展，随后零扩展到 2*SEW；x0 提供0。v0.t 时 vd 和数据源不可含 v0。只显示 body；inactive/tail 按 vma/vta 处理，不显示确定值。VL=0 不更新任何目标；正常完成后 vstart=0。步骤是教学分解，不是处理器周期。
执行环境
OP-V encodingvwsubu.wx
funct6
110110
vm
0
vs2
01000
rs1
01011
funct3
110
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0xffffffdf
0x00007fff
0x00010020
0x00001020
0xffffffdf
0x00007fff
0x00010020
0x00001020
w-
w-
w-
w-
w-
w-
w-
w-
x11
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vwsubu.wx 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 rs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、2*SEW 拓宽整数无符号拓宽减法、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VWSUBU.WX 用无符号 2*SEW 宽 vs2 减去按 .vx 规则形成并零扩展的 SEW 标量；活动元素由 vl、vtype、vstart 与可选 v0.t 掩码共同决定。
官方语法为 `vwsubu.wx vd, vs2, rs1, vm`；省略掩码时按未掩码形式执行，写 `, v0.t` 时只更新掩码选中的活动元素。
32 位 OP-V：opcode=1010111，funct6=110110，funct3=110 (OPMVX)；vm 为 bit25，vs2 为 bits24:20，rs1 为 bits19:15，vd 为 bits11:7。
vs2 以无符号 2*SEW 宽读取；XLEN>SEW 时 x[rs1] 取低 SEW 位，XLEN<SEW 时先符号扩展到 SEW；该 SEW 位模式零扩展到 2*SEW 后从 vs2 中减去，结果写入 2*SEW 宽 vd。
不发生不同 EEW 的源/目标重叠时，尾部元素和掩码关闭元素按当前 vtype 的 tail/mask policy 处理；若合法配置让 2*SEW 目标与 SEW 源重叠，则规范强制 mask- 与 tail-agnostic，不应从助记符推断为固定清零。
.w 后缀表示宽源参与运算，不是普通窄向量减法。
结果按 2*SEW 环绕；vd 的 EMUL=2*LMUL≤8，宽组须按组大小对齐。活动元素满足 vstart≤i<vl 且掩码允许；prestart 不变，vstart≥vl（包括 vl=0）不更新任何目标元素。
向量执行上下文
vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
32位 OP-V：opcode=1010111, funct6=110110, funct3=110 (OPMVX)；vm为bit25，vs2为bits24:20，rs1为bits19:15，vd为bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
窄源零扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不累加旧vd。rs1先在XLEN>SEW时取低位、XLEN<SEW时符号扩展到SEW，再零扩展到2*SEW；x0提供0。不饱和、不使用vxrm、不改变vxsat。
窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠，此时强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变；inactive/tail按vma/vta保留旧值或允许全1，不保证清零。
RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持所选SEW与2*SEW；SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启；vstart≥vl（含vl=0）不更新任何目标。实现可拒绝无法产生的非零vstart；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
常见使用场景
向量整数算术
示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0，源寄存器已初始化，v0.mask[0..3]=1111。vs2[0]=65536, x5=1 → vd[0]=65535 (0x0000ffff)；其余活动元素按同一规则计算，tail保持旧值。正常完成后vstart=0。
无符号拓宽运算
示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0，源寄存器已初始化，v0.mask[0..3]=1111。vs2[0]=65536, x5=1 → vd[0]=65535 (0x0000ffff)；其余活动元素按同一规则计算，tail保持旧值。正常完成后vstart=0。
向量化循环
示例假定 RV32/RV64 V 1.0、向量状态已启用、合法受支持 e16,m1,tu,mu、支持32位结果、XLEN=64、VLEN=4096、vl=4、vstart=0，源寄存器已初始化，v0.mask[0..3]=1111。vs2[0]=65536, x5=1 → vd[0]=65535 (0x0000ffff)；其余活动元素按同一规则计算，tail保持旧值。正常完成后vstart=0。
使用前检查清单
语法检查
- vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
- 32位 OP-V：opcode=1010111, funct6=110110, funct3=110 (OPMVX)；vm为bit25，vs2为bits24:20，rs1为bits19:15，vd为bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
语义检查
- 窄源零扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不累加旧vd。rs1先在XLEN>SEW时取低位、XLEN<SEW时符号扩展到SEW，再零扩展到2*SEW；x0提供0。不饱和、不使用vxrm、不改变vxsat。
- 窄源仅在EMUL≥1且与宽目标最高寄存器相同时可重叠，此时强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变；inactive/tail按vma/vta保留旧值或允许全1，不保证清零。
- RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持所选SEW与2*SEW；SEW=64需额外128位整数元素支持。活动元素满足vstart≤i<vl且掩码开启；vstart≥vl（含vl=0）不更新任何目标。实现可拒绝无法产生的非零vstart；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
容易混淆 / 常见误区
.w 形式的 vs2 是宽源操作数；不要按两个窄源来解读。
结果是 2*SEW 宽整数减法，不使用 vxrm，也不设置 vxsat。
目标寄存器组更宽，需满足 V 扩展 EMUL 与重叠约束。
常见问题
vwsubu.wx 会固定处理整个向量寄存器吗？
不会。V 扩展指令按活动元素执行，寄存器组大小和未活动元素行为由 vtype 与策略位决定。