FEQ.H 的 rd 是浮点寄存器吗？
不是。rd 是整数寄存器，保存布尔结果 0 或 1。
FEQ.H
RISC-V FEQ.H 指令详解
指令手册R-type半精度浮点相等比较，条件成立时 x[rd]=1，否则 x[rd]=0。
指令语法
feq.h rd, rs1, rs2
操作数说明
rd：目标整数寄存器，接收 0 或 1 的比较结果。
rs1/rs2：源浮点寄存器；比较指令不使用 rm 舍入模式。
Zfh浮点比较
指令行为说明
FEQ.H 比较 f[rs1] 与 f[rs2] 的半精度浮点值，并把布尔结果写入整数寄存器 rd。编码使用 OP-FP opcode、funct5=10100、fmt=H(10) 和 funct3=010；它是 quiet 比较，只对 signaling NaN 设置 NV，任一 NaN 时结果为 0。
FEQ.H 指令解析与执行动画
展示 Zfh 扩展半精度 OP-FP 指令的 ISA 可见流程：解析编码字段，读取浮点寄存器，执行 FEQ 语义并写回 rd。
rd
rs1
rs2
feq.h
,
,
执行环境
FLEN=>=32 / fmt=H (10)
funct3: 相等比较
fflags: 示例 fflags 保持 0
31..27
26..25
24..20
19..15
14..12
11..7
6..0
10100
FEQ
10
fmt=H
01100
rs2
01011
rs1
010
funct3=010
01010
rd
1010011
OP-FP
执行数据路径
instruction
0xA4C5A553
opcode
1010011 -> OP-FP
funct5/fmt
10100 + H(10) -> FEQ.H
funct3
010 -> 相等比较
rd/rs
a0(x10) / fa1(f11) / fa2(f12)
read
1.5, 1.5
FP op
1.5 == 1.5 -> 1
write
a0(x10) = 1; 示例 fflags 保持 0
当前步骤
Fetch：展示 32-bit OP-FP 编码
机器码按 R-type OP-FP 字段切分；半精度浮点 OP-FP 指令使用 opcode 1010011。
encoding: 0xA4C5A553
syntax : feq.h a0(x10), fa1(f11), fa2(f12)
result : a0(x10) = 1; 示例 fflags 保持 0
比较结果写入整数寄存器 x[rd]，只可能是 0 或 1；比较不使用 rm 舍入模式。
半精度计算视图
rs1
fa1(f11) = 1.5
rs2
fa2(f12) = 1.5
结果
1.5 == 1.5 -> 1
比较结果写入整数寄存器 x[rd]，只可能是 0 或 1；比较不使用 rm 舍入模式。
该动画只展示 RISC-V Zfh 扩展的 ISA 可见 OP-FP 编码、示例数值结果和 fflags 关系；不模拟具体 FPU 流水线、延迟、完整 IEEE 754 边界组合或微架构实现。
快速理解与检索要点
FEQ.H 把半精度浮点比较结果写到整数寄存器 x[rd]，结果只可能是 0 或 1。
OP-FP opcode 为 1010011；funct5=10100、fmt=10、funct3=010 选择 FEQ.H。
条件 rs1 == rs2 成立写 1，否则写 0；任一 NaN 时写 0。
FEQ 是 quiet 比较：qNaN 不设置 NV，sNaN 设置 NV。
比较不产生浮点结果，也没有 rm 舍入字段；rd 是整数寄存器。
常见使用场景
比较与判断
结合 «feq.h x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
浮点条件判断
结合 «feq.h x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
使用前检查清单
语法检查
- rd：目标整数寄存器，接收 0 或 1 的比较结果。
- rs1/rs2：源浮点寄存器；比较指令不使用 rm 舍入模式。
语义检查
- 确认结果写入整数寄存器且只可能是 0 或 1。
- 确认 quiet/signaling 比较对 NaN 和 NV 标志的处理符合需要。
容易混淆 / 常见误区
quiet 比较只对信号 NaN 设置 NV；静默 NaN 只让结果为 0。
rd 是整数寄存器，写入 0 或 1，不是浮点寄存器。
比较不使用 rm 舍入模式。
常见问题
FEQ.H 遇到 NaN 怎么办？
任一 NaN 结果为 0；qNaN 不设置 NV，sNaN 设置 NV。
FEQ.H 使用 rm 吗？
不使用。funct3 字段选择比较类型，结果是整数布尔值。