FEQ.Q 的 rd 是浮点寄存器吗?
不是。rd 是整数寄存器,保存布尔结果 0 或 1。
四精度浮点相等比较,条件成立时 x[rd]=1,否则 x[rd]=0。
32 位 OP-FP:funct5[31:27]=10100、fmt[26:25]=11、rs2[24:20]、rs1[19:15]、funct3[14:12]=010、rd[11:7]、opcode[6:0]=1010011;没有 rm。
rd 为整数 x0–x31,rs1/rs2 为浮点 f0–f31,均可使用 ABI 名称;写 x0 丢弃布尔结果,但 NV 副作用仍累积。同名整数和浮点寄存器属于不同寄存器文件。
适用于 RV32/RV64 Q(依赖 D 和 F),FLEN=128;须启用所需扩展和浮点状态。源格式窄于 FLEN 时须正确 NaN-boxed,否则按 canonical qNaN 读取。
相等写 1,否则写 0;任一 NaN 写 0。仅 sNaN 新增 NV;qNaN 不新增 NV,也不清除旧 NV。fflags 为累积标志,置位本身不触发基础浮点异常 trap。
同一源寄存器须有同一初始值。动画从 fflags=0 开始,只接受所列有限精确值及正负零、无穷、qNaN、sNaN;步骤是教学视图。
FEQ.Q 比较 f[rs1] 与 f[rs2] 的四精度浮点值,并把布尔结果写入整数寄存器 rd。它需要 Q 扩展(Q 依赖 D,D 依赖 F,FLEN=128)。编码使用 OP-FP opcode、funct5=10100、fmt=Q(11) 和 funct3=010;它是 quiet 比较,只对 signaling NaN 设置 NV,任一 NaN 时结果为 0。
展示 Q 扩展四精度 OP-FP 指令的 ISA 可见流程:解析编码字段,读取浮点寄存器,执行 FEQ 语义并写回 rd。
机器码按 R-type OP-FP 字段切分;四精度浮点 OP-FP 指令使用 opcode 1010011。
比较结果写入整数寄存器 x[rd],只可能是 0 或 1;比较不使用 rm 舍入模式。
比较结果写入整数寄存器 x[rd],只可能是 0 或 1;比较不使用 rm 舍入模式。
假定所需扩展与 FS 启用、源已正确 NaN-boxed、初始 fflags=0。有限值仅限精确白名单,另支持正负零、无穷、qNaN、sNaN;其他输入停止执行。同一源寄存器须有同一初始值;rd=x0 仅丢弃整数写回,NV 仍累积。步骤为教学视图。
该动画只展示 RISC-V Q 扩展的 ISA 可见 OP-FP 编码、示例数值结果和 fflags 关系;不模拟具体 FPU 流水线、延迟、完整 IEEE 754 边界组合或微架构实现。
FEQ.Q 把四精度浮点比较结果写到整数寄存器 x[rd],结果只可能是 0 或 1。
结合 «feq.q x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
结合 «feq.q x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
不是。rd 是整数寄存器,保存布尔结果 0 或 1。
任一 NaN 结果为 0;qNaN 不设置 NV,sNaN 设置 NV。
不使用。funct3 字段选择比较类型,结果是整数布尔值。