先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。
VFWADD.VV
RISC-V VFWADD.VV 指令详解
指令手册R-type将vs2和vs1的SEW浮点元素相加，扩展结果（2*SEW）写入vd。
指令语法
vfwadd.vv vd, vs2, vs1, vm
操作数说明
vd：目标向量寄存器组。
vs2/vs1 或标量源：按指令后缀 .vv/.vx/.vi/.vf 决定来源。
vm：若语法包含 vm，vm=0 使用 v0 作为执行掩码，vm=1 为未掩码。
VZvfh向量运算浮点
指令行为说明
VFWADD.VV 执行扩展浮点加法。SEW 宽源元素相加，结果写入 2*SEW 宽 vd。 向量 FP32/FP64 操作需要实现相应标量 F/D 支持；FP16 由相应的向量半精度扩展控制；不要假定基础 V 扩展自动包含半精度算术。
快速理解与检索要点
VFWADD.VV 用于在更宽精度中保存加法结果，区别于单宽 VFADD。
扩展形式会改变目标元素宽度和寄存器组占用，写代码时要重新确认 LMUL/EMUL。
只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。
除专用掩码指令外，vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。
浮点运算遵循向量浮点章节：普通浮点运算使用 frm 舍入并设置浮点异常标志；定点 vxrm 不控制这些指令。
向量执行上下文
阅读 VFWADD.VV 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vv：两个向量源逐元素参与运算。
再看 vtype
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
最后看 vm/v0
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
常见使用场景
高精度累加
结合 «vsetvli t0, a0, e32, m1, ta, ma vfwadd.vv v2, v4, v6 # 32b->64b» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 R-type。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
目标EMUL=2*LMUL，占用双倍寄存器。vd编号必须是2*LMUL的倍数。
向量 FP32/FP64 操作需要对应的标量 F/D 支持；仅有 V 并不意味着支持 FP16。
常见问题
这些浮点指令使用 vxrm 吗？
不使用。普通 RVV 浮点运算和浮点转换使用浮点舍入模式 frm 或指令指定的固定舍入；vxrm 用于定点舍入指令。