VFWCVT.RTZ.X.F.V 和 VFCVT 有什么区别？
VFWCVT.RTZ.X.F.V 是 VFWCVT 扩宽形式，源为 SEW、目标为 2*SEW；VFCVT 单宽形式的源和目标都使用当前 SEW。
VFWCVT.RTZ.X.F.V
RISC-V VFWCVT.RTZ.X.F.V 指令详解
指令手册OPFVVVFWCVT.RTZ.X.F.V 将活动 vs2[i] 从 SEW 宽浮点值扩宽转换为 2*SEW 宽有符号整数结果并写入 vd[i]。
指令语法
vfwcvt.rtz.x.f.v vd, vs2, vm
操作数说明
语法 vfwcvt.rtz.x.f.v vd, vs2[, v0.t]；32 位 OP-V：opcode=1010111、funct3=001、funct6=010010。vs1=01111 是 VFUNARY0 选择字段，不读取第二向量源。
vs2 的 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留；EMUL≤1 不要求偶数起点。
将浮点源转换为双宽有符号整数，固定向零舍入；按舍入后的整数结果判断范围。NaN、无穷或越界置 NV 并给出标量转换规定的裁剪结果；不精确且未置 NV 时置 NX。所有向量浮点指令仍要求有效 frm（包括 vl=0），无效 frm 的使用保留；vxrm 不参与。
窄源与宽目标重叠仅在源 EMUL≥1、最高编号寄存器相同时合法；不同 EEW 的合法重叠强制 mask/tail agnostic。masked 目标不得含 v0；同一寄存器不得同时作为不同 EEW 的数据源和掩码源读取。
可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；仅活动元素异常累积到 fflags。prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其余非活动/尾部由 vma/vta 决定，ta/ma 不保证清零；成功执行复位 vstart=0。
要求所需扩展、受支持的浮点格式、合法 vtype 和 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、ta/ma 与有限输入；不完整模拟 NaN、无穷、fflags 或微架构周期。
V向量类型转换/扩展浮点
指令行为说明
VFWCVT.RTZ.X.F.V 是 RISC-V V 扩展的 VFWCVT 扩宽浮点/整数转换指令，语法为 vfwcvt.rtz.x.f.v vd, vs2, vm。它只对 vl 范围内的活动元素执行，源元素宽度为当前 SEW，目标元素宽度为 2*SEW；在基础 V 的 FP32/FP64 路径中，本页动画演示 SEW=32 输入生成 64-bit 目标结果。编码使用 OP-V、funct6=010010、funct3=001，VFUNARY0 的 vs1 选择字段为 01111。该 RTZ 形式固定向零舍入，但所有向量浮点指令仍要求 frm 为有效舍入模式；vm=0 使用 v0.t 作为执行掩码，vm=1 表示不使用掩码。
VFWCVT.RTZ.X.F.V 指令解析与执行动画
从 OP-V 编码解码到 VFUNARY0 宽化类型转换：每个活动元素把 vs2[i] 浮点值转换为双倍宽度有符号整数。
输入的指令
vfwcvt.rtz.x.f.v
执行环境
LMUL本动画固定的寄存器组倍数
VLEN固定向量寄存器长度（bits）
VLMAXm1 下的最大元素数
vstart本动画不展示 prestart 元素
FP stateFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
dest EEW目标元素宽度
vta/vma尾部/非活动元素策略
opcodeOP-V 主操作码
vs1VFUNARY0 转换选择字段
编码字段
0x48879257
31..26
25
24..20
19..15
14..12
11..7
6..0
010010
funct6
0
vm
01000
vs2
01111
vs1/sel
001
funct3
00100
vd
1010111
OP-V
执行数据路径
lane 0: widen_trunc_signed(-3.75) -> -3
显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。
步骤 1 / 15
读取 OP-V 编码字段
V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。
逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
widen_trunc_signed(-3.75)
-3
i=1活动
widen_trunc_signed(-2.5)
-2
i=2跳过
v0.t=0，不执行
--
i=3活动
widen_trunc_signed(-0.25)
0
i=4活动
widen_trunc_signed(0.25)
0
i=5活动
widen_trunc_signed(1.5)
1
i=6跳过
v0.t=0，不执行
--
i=7活动
widen_trunc_signed(3.75)
3
本教学模型固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、合法 vtype、VS/FS 已启用以及 ta/ma。源先表示为 binary32，结果固定向零舍入；可选 frm 仅验证有效性，不改变 RTZ 结果。64 位整数演示限制在 ±(2^53−1)，超范围不展示结果。非活动和尾部元素不显示确定值；VL=0 不更新任何目标元素。NaN、无穷、fflags 和微架构周期不在本模型展开。
快速理解与检索要点
VFWCVT.RTZ.X.F.V 的关键是 VFUNARY0 扩宽转换：解码 vs1=01111 后，只对活动元素把 vs2[i] 从 SEW 宽浮点值转换为 2*SEW 宽有符号整数结果。
32 位 OP-V：opcode=1010111、funct3=001、funct6=010010；vs1=01111 是 VFUNARY0 选择字段，不读取第二向量源。
vs2 的 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 时组起点按组大小对齐，EMUL>8 的编码保留；EMUL≤1 不要求偶数起点。窄源重叠仅在源 EMUL≥1 且源/目标最高编号寄存器相同时合法；不同 EEW 的合法重叠强制 mask/tail agnostic。
固定向零舍入；按舍入后的整数结果判断范围。NaN、无穷和越界按标量转换规则置 NV 并给出裁剪结果；结果不精确且未置 NV 时置 NX。所有向量浮点指令都要求有效 frm，即使不受舍入影响或 vl=0；无效 frm 的使用保留。vxrm 不控制这些运算。
vm 表示可选 v0.t；省略为 vm=1，使用 v0.t 为 vm=0。活动元素满足 vstart≤i<vl 且掩码允许。masked 目标不得与 v0 重叠，同一寄存器不得同时作为数据源和 EEW=1 掩码源读取。
prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时包括 tail 的所有目标元素均不更新。其余非活动/尾部由 vma/vta 决定，ta/ma 可保留旧值或写全 1，不保证清零。成功执行复位 vstart=0。
要求扩展、支持的浮点宽度、合法 vtype 和 VS/FS 已启用；H 且虚拟化 V=1 时还需 vsstatus.VS/FS 已启用。本页动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0 和 ta/ma，演示 64 位目标；不完整模拟 NaN、无穷或 fflags。
向量执行上下文
语法 vfwcvt.rtz.x.f.v vd, vs2[, v0.t]；32 位 OP-V：opcode=1010111、funct3=001、funct6=010010。vs1=01111 是 VFUNARY0 选择字段，不读取第二向量源。
vs2 的 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留；EMUL≤1 不要求偶数起点。
将浮点源转换为双宽有符号整数，固定向零舍入；按舍入后的整数结果判断范围。NaN、无穷或越界置 NV 并给出标量转换规定的裁剪结果；不精确且未置 NV 时置 NX。所有向量浮点指令仍要求有效 frm（包括 vl=0），无效 frm 的使用保留；vxrm 不参与。
窄源与宽目标重叠仅在源 EMUL≥1、最高编号寄存器相同时合法；不同 EEW 的合法重叠强制 mask/tail agnostic。masked 目标不得含 v0；同一寄存器不得同时作为不同 EEW 的数据源和掩码源读取。
可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；仅活动元素异常累积到 fflags。prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其余非活动/尾部由 vma/vta 决定，ta/ma 不保证清零；成功执行复位 vstart=0。
要求所需扩展、受支持的浮点格式、合法 vtype 和 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、ta/ma 与有限输入；不完整模拟 NaN、无穷、fflags 或微架构周期。
常见使用场景
浮点结果写入 64-bit 整数向量
假定扩展、VS/FS 已启用、合法 vtype、所需格式受支持、frm=RNE、e32,m1、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。省略 v0.t，未掩码：v4(binary32)=[1.75,-2.75,0,3.5] → v2/v3(int64)=[1,-2,0,3]。尾部按 ta 处理，不保证清零。
混合类型向量转换
假定扩展、VS/FS 已启用、合法 vtype、所需格式受支持、frm=RNE、e32,m1、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。省略 v0.t，未掩码：v4(binary32)=[1.75,-2.75,0,3.5] → v2/v3(int64)=[1,-2,0,3]。尾部按 ta 处理，不保证清零。
需要双倍宽度整数结果的数值路径
假定扩展、VS/FS 已启用、合法 vtype、所需格式受支持、frm=RNE、e32,m1、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。省略 v0.t，未掩码：v4(binary32)=[1.75,-2.75,0,3.5] → v2/v3(int64)=[1,-2,0,3]。尾部按 ta 处理，不保证清零。
使用前检查清单
语法检查
- 语法 vfwcvt.rtz.x.f.v vd, vs2[, v0.t]；32 位 OP-V：opcode=1010111、funct3=001、funct6=010010。vs1=01111 是 VFUNARY0 选择字段，不读取第二向量源。
- vs2 的 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留；EMUL≤1 不要求偶数起点。
语义检查
- 将浮点源转换为双宽有符号整数，固定向零舍入；按舍入后的整数结果判断范围。NaN、无穷或越界置 NV 并给出标量转换规定的裁剪结果；不精确且未置 NV 时置 NX。所有向量浮点指令仍要求有效 frm（包括 vl=0），无效 frm 的使用保留；vxrm 不参与。
- 窄源与宽目标重叠仅在源 EMUL≥1、最高编号寄存器相同时合法；不同 EEW 的合法重叠强制 mask/tail agnostic。masked 目标不得含 v0；同一寄存器不得同时作为不同 EEW 的数据源和掩码源读取。
- 可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；仅活动元素异常累积到 fflags。prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其余非活动/尾部由 vma/vta 决定，ta/ma 不保证清零；成功执行复位 vstart=0。
- 要求所需扩展、受支持的浮点格式、合法 vtype 和 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、ta/ma 与有限输入；不完整模拟 NaN、无穷、fflags 或微架构周期。
容易混淆 / 常见误区
vs2 的 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 时组起点按组大小对齐，EMUL>8 的编码保留；EMUL≤1 不要求偶数起点。窄源重叠仅在源 EMUL≥1 且源/目标最高编号寄存器相同时合法；不同 EEW 的合法重叠强制 mask/tail agnostic。
固定向零舍入；按舍入后的整数结果判断范围。NaN、无穷和越界按标量转换规则置 NV 并给出裁剪结果；结果不精确且未置 NV 时置 NX。
本页动画限制不代表真实指令的全部合法输入范围；先将十进制浮点输入表示为对应 binary32/binary64 值，再执行运算。
常见问题
VFWCVT.RTZ.X.F.V 的舍入来源是什么？
RTZ 形式固定向零舍入，但所有向量浮点指令仍要求 frm 为有效舍入模式；非法 frm 时行为保留。
VFWCVT.RTZ.X.F.V 如何使用掩码？
vm=0 时只转换活动且 v0[i]=1 的元素；vm=1 不使用执行掩码。非活动/尾部遵循 vma/vta；合法不同 EEW 重叠强制 agnostic。vl=0 或 vstart≥vl 时所有目标元素均不更新。
为什么本页动画只开放 SEW=32？
动画聚焦 V 的 32 位源到 64 位目标路径；V 依赖 F/D，并不自动包含半精度。SEW=16 的路径由 Zvfh 定义。