先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。
VMADC.VI
RISC-V VMADC.VI 指令详解
指令手册OPIVI以 vm=1 计算逐元素 vs2 加立即数的进位，并把布尔结果写入目标掩码 vd。
指令语法
vmadc.vi vd, vs2, imm
操作数说明
vd：掩码目标寄存器，每个 body 元素产生一位 carry-out 结果。
vs2 与 vs1：按当前 SEW 的同 lane 元素相加。
vm：固定 vm=1；不读取 v0 carry-in，且 vm 不是语法操作数。
V向量整数运算进位/借位
指令行为说明
VMADC.VI 是 RISC-V V 扩展的向量-立即数加法进位输出指令。它固定编码为 vm=1，对每个 body 元素计算 vs2[i] 加 5 位符号扩展立即数的进位输出，并把结果写成目标掩码位。它不写整数和，也不读取 v0 作为进位输入。
VMADC.VI 指令解析与执行动画
从 OP-V 编码字段开始，展示无 m 的 VMADC 形式如何以 vm=1 处理所有 body 元素，不读取 carry-in，并把逐元素 carry-out 写入目标掩码位。
输入的指令
vmadc.vi
vm
1
固定未掩码编码，不是语法操作数立即数值
5 -> 0x0005
5-bit signed imm 符号扩展到 SEW教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。VMADC.VI 固定 vm=1，不读取 v0；每个 body 元素产生一个目标 mask bit。
OP-V encodingvmadc.vi
funct6
010001
vm
1
vs2
01000
simm5
00101
funct3
011
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0xffff
0x010b
0x011c
0xfffc
0x013e
0x014f
0xfffe
0x0171
+
+
+
+
+
+
+
+
imm
0x0005
0x0005
0x0005
0x0005
0x0005
0x0005
0x0005
0x0005
active
1
1
1
1
1
1
1
1
v4.mask
...
...
...
...
...
...
...
...
当前步骤
显示 OP-V 32 位编码字段
vmadc.vi 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 imm 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数进位输出生成、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VMADC.VI 生成进位掩码；v0 在带 m 形式中是输入进位/借位，不是普通执行掩码。
目标 vd 保存一位掩码结果，每个元素一位。
不带 m 后缀形式不读取 v0 作为进位/借位输入。
与 VSBC 配合可实现多字精度减法链路。
向量执行上下文
阅读 VMADC.VI 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vi：一个向量源和一个小立即数参与运算。
再看 vtype
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
最后看 vm/v0
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
常见使用场景
多精度加法
结合 «vmadc.vi v1, v2, 1» 等实际代码理解该场景。
大整数运算
结合 «vmadc.vi v1, v2, 1» 等实际代码理解该场景。
进位传递
结合 «vmadc.vi v1, v2, 1» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 OPIVI。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
进位输出存储在掩码寄存器的单个位中，不是完整SEW宽的数据寄存器
不带 m 后缀时无进位入；带进位入需使用 vmadc.vim/vvm/vxm。
结果目标必须是掩码寄存器；掩码tail始终agnostic
常见问题
VMADC.VI 会写出加法/减法结果吗？
不会。VMADC.VI 只写每个 body 元素的 carry-out 目标掩码位；如果需要整数和，应使用相应的 VADC 形式。